SUMADOR-RESTADOR CON SIGNO

1.Resumen

En el siguiente informe se encuentra toda la información de lo realizado en la quinta práctica de laboratorio de electrónica digital, en donde se complemento el sumador-restador con visualización dinámica de 8 bits a base de la creación de componentes en el programa PSoC Creator.

2.Marco Teórico

la operación matemática más básica que se reconoce es la suma, que se denota como un conteo sucesivo de valores especificados. En los diferentes grupos númericos se representa a la suma, bajo el simbolo +.

Historicamente se empezo a usar esta operación como herramienta de supervivencia en los prmeros años del hombre, se usaba para el conteo de comida, de animales y de recursos. 

Con la evolución y el desarrolo de la matematica y de la ritmetica se fueron postulando diferentes axiomas y propiedades que permiten representar diversos casos que se dan dentro de la operación y facilita el entendimiento de la misma.

La resta se denota como una inversion aditiva, puesto que se puede analisar como una suma con signo, en donde se presenta una eliminación de objetos a un grupo determinado. La resta se representa con el simbolo (-). Para el desarrollo de la matematica solo se entienden dos operaciones basicas: la suma y la mutiplicacion; por lo cual para facilidad de demostraciones y comprobación de axiomas la resta se analiza como caso particular de la suma.

2.1 Suma de binarios

Para llevar a cabo la suma de números binarios, se tienen en cuenta tres variables: Los sumandos, el acarreo y por ultimo el resultado.

se tienen 4 casos:

• 0+0=0
• 0+1=1
• 1+0=1
• 1+1=10

El acarreo que se maneja en los números binarios es el mismo que se utiliza para el sistema decimal, en el caso 4 vemos que 1+1 es igual a 10, debido a que 1+1 es 0 y se acarrea un uno a la izquierda, es similar al caso de 9+1 en donde el resultado es 10.

Ejemplo:

https://hardwarehackingmx.files.wordpress.com/2013/08/suma1.png

3.Desarrollo de la práctica

Para realizar la practica fue fundamental la creación de compenentes en PSoC, que nos permitio ahorrar espacio visual y en la memoria de nuestra herramienta.

Para lograr la visualización dinámica del sumador restador, se le agrego al proyecto anterior, un componente del integrado DM74185, un multiplexor 16:4 y un decodificador de conversor de BCD a 7 segmentos

Procedimiento:

En primer lugar se creo un circuito logico para un sumador de un bit, mediante el uso dde compuertas, luego se hizo un encapsulamiento para este sumador y se  obtuvo nuestro primer componente. Para crear nuestro sumador de 8 bits se conectaron 8 sumadores de 1 bit en paralelo y finalmente se encapsulo todo esto y se obtuvo el sumador de 8 bits.

Imagen 1. Circuito lógico sumador de 1 bit.

Imagen 2. Encapsulamiento sumador de 1 bit.

Imagen 3. Conexión  en paralelo de 8 sumadores de 1 bit.

Para conectar los 8 sumadores de un bit se conecto el carrier de salida al carrier de entrada del siguiente sumador, asi sucesivamente desde el sumador del bit menos significativo hasta el bit mas significativo.

Para la parte del restador se adiciono un componente a la entrada B, que por medio de la implementación de compuertas X-OR permiten que cuando nuestra entrada m esta en 1 se genere el complemento a 1 para la suma, lo cual como vimos anteriormente en clase seria la representación binaria de la resta, cuando m este en 0 los bits del numero B van a permanecer iguales.

Imagen 4. Circuito lógico complemento a 1.

Imagen 5. Encapsulamiento  complemento a 1.

En el proyecto anterior cuando el número B era mayor que A (A<B) el resultado en los displays eran números aleatorios, se presentaba un error en la operación, para arreglar este error se añadió un nuevo componente al montaje del sumador-restador; un comparador de 8 bits que cumple la función de como su nombre los dice comparar las magnitudes de os números ingresados y según esto varia la salida.

Imagen 6. Comparador base 2 bits

Imagen 7. Comparador 8 bits

Para la parte que comprende la visualización dinámica se realizo el siguiente procedimiento:

Primero se creo un componente que permite la conversión de binario a BCD, el integrado DM74185, el cual se creo a partir de la herramienta de PSoC llamada LUT, que nos permitió crear el componente a partir de la tabla de verdad del mismo. De esta manea se creo un lut para cada bit del  numero, se conectaron y se encapsularon en un único componente:

Imagen 8. LUT

Imagen 9. Conexión de  9 LUT

Imagen 10. Encapsulamiento del componente DM74185

Para recibir y elegir adecuadamente el numero después de la conversión de binario a BCD se creo un mux 16:4 a partir de mux de 4:1 encapsulados en un solo componente, el mux tiene dos selectores coordinados por un clock a 1KHz que por medio de un contador de dos bits, permitió mandar las señales binarias para utilizar o activar los displays 7 segmentos (C.U; C.D; C.C; C.M):

Imagen 11. MUX 4:1

Imagen 12. MUX 16:4

Por ultimo las salidas del mux 16:4 van conectadas a las entradas de un decodificador BCD  que codifica las entradas de 1 a 9 en binario a base de 4 bits (entradas) y las salidas a,b,c,d,f y g que son los nombres de los segmentos el display. Para crear este decodificador fue necesario sacar las tablas de verdad para cada salida de cada segmento, y su implementación en un LUT las cuales son:

Imagen 13. LUT 7 segmentos

Imagen 14. LUT 7 segmentos

Al realizar adecuadamente las conexiones entre componentes, obtuvimos el siguiente montaje esquemático para el proyecto:

Imagen 13. Sumador-Restador 8 bits con signo.

4. Conclusiones

Los comparadores son fundamentales para este práctica ya que nos permitieron a partir de la magnitud de un valor generar un resultado real de las operaciones.

El uso de componentes, evita la saturación de información en la práctica.